@+id/proelbtn

nop, nop, nop, nop...

Verilog HDLで簡単な論理回路を組む。

Verilog HDLは簡単っぽさそうですがそれでも慣れるために練習。 回路の仕様 KEY[3]のネガティブエッジで、カウンタがインクリメントされ、RESETのネガティブエッジでカウンタがリセットされる。 カウンタが0の時、LED[3:0]にはSW[8:5] AND SW[3:0]が代入され…

DE0-CVを買ったのでLチカまで進めてみた。

経緯 某キャンプで「独自CPU開発で学ぶコンピュータのしくみ」という本を貰ったり、学校の授業でコンピュータアーキテクチャの本を使っていたりするので、ついにFPGAを購入してしまった。 www.amazon.co.jp もともと、某大学のCPU実験がすごく羨ましくて購入…